機械人
華為提出一套自家晶片發展原則，聲稱毋須用上最先進製程，也可以推高晶片密度和表現，但至今未提供任何獨立數據證明。華為半導體業務總裁何庭波星期一在上海舉行的IEEE電路與系統國際研討會（ISCAS）發表演講，公佈名為「τ（Tau）Scaling Law」的新原則，主張用縮短信號傳遞時間，取代過往不斷縮小電晶體的做法。她稱配合自家的LogicFolding電路技術，到2031年公司高端晶片的電晶體密度，可以等同1.4納米製程的水平。
要留意的是「等同」二字。華為並非指取得了全球最先進的製造工具，而是聲稱靠電路和系統設計達到相若效果，真實效果仍待驗證。背景是自2019年被列入美國實體清單後，華為一直無法買到最先進的晶片製造設備，目前中國最高端的量產能力，普遍被視為仍停留在7納米，即華為三摺手機所用的級別。
何庭波又表示，華為過去六年已根據此原則設計並量產381款晶片，並預告今年秋季的新一代麒麟晶片會首次採用LogicFolding架構。不過比手機晶片更受關注的，是用於數據中心的昇騰（Ascend）AI晶片。在Nvidia高階產品受出口管制、中國企業急需替代品之際，華為計劃在2030年將同一技術用於昇騰系列，數據中心晶中片對公司的重要性遠超手機。何庭波呼籲業界開放合作，但華為能否靠設計追回與最先進製程的差距，仍要看往後麒麟和昇騰晶片的實際表現。
